用語 · マーケット構造
HBM約 3 分HBM (高帯域メモリ) とは｜意味・AI半導体での見方をわかりやすく解説
読み: エイチビーエム
HBM は DRAM を垂直に積層して広帯域を実現した AI/HPC 向けの高速メモリ。GPU の隣に置きメモリ帯域のボトルネックを解消する。SK Hynix・Samsung・Micron の3社寡占で AI メモリ超サイクルの中核。
ひとことで言うと: GPU の演算速度にデータ供給が追いつかない「メモリの壁」を、DRAM を縦に積んで広帯域化することで突破する AI 時代の高速メモリ。GPU とセットで需要が膨らむ。
HBM (高帯域メモリ) とは
HBM (高帯域メモリ / High Bandwidth Memory) とは、複数の DRAM チップをシリコン貫通電極 (TSV: Through-Silicon Via) で垂直に積み上げ、圧倒的なメモリ帯域を実現した AI・HPC 向けの高速メモリです。基板を横に並べる従来の DRAM と違い、最大十数枚のチップを縦に積層 (3D スタック) し、シリコンインターポーザを介して GPU のすぐ隣に密着させます。
これにより 1 スタックあたり 1 TB/s を超える帯域を稼ぎ、規格は JEDEC が世代ごとに標準化しています。現行の HBM3E は 1024-bit 幅で 1.2 TB/s 超、2025 年に標準化された次世代 HBM4 はインターフェース幅を 2048-bit に倍増し 2.0 TB/s 超へ進化します。HBM も中身は揮発性 (電源を切るとデータが消える) の DRAM である点は、汎用 DRAM と同じです。
なぜ重要か / 株式市場での見方
AI 学習・推論の最大のボトルネックは演算性能ではなく、GPU にデータを送り込む「メモリ帯域」です。HBM はこの「メモリの壁 (Memory Wall)」を埋める縁の下の力持ちで、NVIDIA などの GPU 1 枚に複数スタックが同梱され、GPU 需要とほぼ一対一で増える構造になっています。
供給は SK Hynix・Samsung・Micron (MU) の 3 社寡占。技術難度が高く歩留まりも限られるため、汎用 DRAM より採算 (粗利) が高いのが特徴です。投資家は特に Micron 決算の HBM 出荷ガイダンスを半導体センチメントの先行指標として見ます。HBM は汎用 DRAM の生産能力を食う (供給を絞る) ため、HBM ブームは DRAM 市況サイクル全体の需給を引き締め、メモリ株の「超サイクル」論の中核に位置づけられます。複数年の供給契約が広がると、従来の四半期ごとの価格変動が和らぐ点もポイントです。
関連する用語・指標
混同しやすいのが NAND (NAND型フラッシュメモリ) との違いです。NAND は電源を切ってもデータが残る不揮発メモリで、SSD としてモデルの重みやデータセットを貯める「倉庫」。HBM はそこから読み出した作業データを GPU に高速供給する「最前線」で、役割が異なります。さらに大容量・長期保管を担うニアライン HDD は、帯域より容量単価を優先する最下層レイヤーで、HBM とは競合しません。「HBM (作業) → NAND (保管) → HDD (アーカイブ)」という階層で捉えると、メモリ各社の事業ミックスを読み解けます。